Схема подключения дешифратора к озу

схема подключения дешифратора к озу
Проще всего построить дешифратор числа FFFFh. В этом случае дешифратор превращается в обычную 16-ти входовую схему «И-НЕ», поэтому и выберем эту ячейку памяти в адресном пространстве микропроцессора для размещения порта ввода-вывода. Для логического расширения интерфейса исполь­зуется совмещение функций линий портов. В качестве примера на рис. 7.1.1 пунктиром показаны линии порта Р3, выполняющие аль­тернативные функции передачи управляющих сигналов, о назначении которых будет сказано ниже. Если разрядность адреса вспомогательного адресного пространства, отображаемого в окно основной памяти, совпадает с разрядностью базового регистра, то любая область вспомогательной памяти может быть отображена в основную память с точностью до байта.


Одноединичный двоичный дешифратор, подключённый к шине адреса микропроцессорной системы, называется дешифратором адреса. Селектор выбирает в выбранной строке элемент пямяти (ЭП) (к нему подходят 2 двунаправленные шины), далее подсоединяется буфер. Информацию в базовые регистры заносит операционная система при переключении задач.

Это могут быть команды внешнего управления, поданные, например, с пульта, либо команды программы, заранее занесенные в память. Она предназначена для хранения копий информации, находящейся в более медленной основной памяти. Затем CT и стробирующий сигнал CAS на селектор считывают данные и направляют их на выход. При обращениях к внешней па­мяти программ всегда формируется 16–раз­рядный адрес. Рис 2.3 Динамические ОЗУ. Общая схема Основа ДОЗУ — матрица элементов памяти.

Похожие записи: